IBM, 7 angström (0,7 nanometre) çözünürlüğünde transistör yerleştirmeyi mümkün kılan Nanostack mimarisini geçen haziranda tanıtmıştı. Şirket şimdi bu teknolojiyi sektörün kullanımına açmak için bir sonraki adımı atıyor: Çip tasarımcılarının ve elektronik tasarım otomasyonu (EDA) sağlayıcılarının nanometre altı mimariye uyum sağlamasına yönelik süreç geliştirme kitleri (PDK), 2027 yılının ilk çeyreğinde erişime açılacak.
Sektörde mevcut en gelişmiş basamak olan 2 nanometre düğümüne geçiş sürerken IBM’in 0,7 nm mimarisi transistör yoğunluğu açısından yeni bir kıyas noktası belirliyor. Şirketin sunduğu test verilerine göre Nanostack, 150 milimetrekarelik bir çip alanına yaklaşık 100 milyar transistör yerleştirebiliyor.
Transistörler Artık Dikey Diziliyor
Nanostack, geleneksel 2 boyutlu küçültme yaklaşımından köklü biçimde ayrılıyor. Mimari, transistörleri yatay düzlemde küçültmek yerine z ekseninde dikey olarak konumlandırıp şaşırtmalı biçimde dizerek çalışıyor. Bu sayede n-tipi (NMOS) ve p-tipi (PMOS) transistörler ayrı katmanlarda bağımsız olarak optimize edilebiliyor. İki transistör türünün fiziksel olarak ayrıştırılması, araştırmacılara yeni malzeme kombinasyonlarını deneme imkânı da sunuyor.
IBM’in kendi 2 nm düğümüyle karşılaştırıldığında Nanostack, aynı güç seviyesinde yüzde 50 daha yüksek performans ya da aynı çalışma frekansında yüzde 70 enerji tasarrufu sağladığını ileri sürüyor. 2027 başında sunulacak erken PDK paketleri, Cadence, Synopsys ve Siemens yazılımlarıyla uyumlu olacak; tasarım kural kılavuzlarını, hata denetim dosyalarını ve yerleşim şablonlarını içerecek.
Yapay Zeka Çiplerinde SRAM Darboğazını Kırıyor
Yarı iletken endüstrisinin kronik sorunlarından biri, mantık devreleri küçülürken statik bellek (SRAM) hücrelerinin buna ayak uyduramamasıydı. Kapı uzunluğu 3 nm’nin altına indiğinde SRAM’de akım sızıntısı, güç kaybı ve sinyal yayılım sorunları baş gösteriyor; bu durum yapay zeka hızlandırıcılarında önbellek bloklarının silikon alanındaki payını şişiriyordu. Modern yapay zeka çiplerinde L1 ve önbellek blokları, toplam zar alanının yüzde 12 ila yüzde 15'ini işgal edebiliyor.
IBM’in 0,7 nm yaklaşımı, SRAM hücre alanında yüzde 40 oranında küçülme sağladığını öne sürüyor. Bu gelişme, aynı fiziksel boyutta daha yüksek yerleşik bellek kapasitesine sahip yapay zeka hızlandırıcıları tasarlamayı mümkün kılabilir; pratik anlamda daha kompakt fakat hesaplama açısından daha güçlü çipler anlamına geliyor.
